EE 5255-0

Brief

本課程由業界15年經驗，現為力旺電子子公司熵碼科技之研發處處長──吳孟益博士並帶領研發同仁所開設，目的在帶給學生硬體 安全(晶片安全)的入門實戰能力。內容包含晶片安全設計的基礎理論，以及數位設計、FPGA開發驗證的實作與報告，讓學生於 在學期間，便能了解業界對安全的需求及考量，和整個產業生態與實際運作，為進入IC設計產業提早做好準備。

Description

Course keywords: 硬體安全, 晶片安全, 數位設計, FPGA, 積體電路設計 Hardware security, Chip security, Digital design, IC design ● 課程說明(Course Description) 本課程將指導學生如何在積體電路設計的專業基礎上，考量資訊安全需求，進行晶片的數位電路設 計，與FPGA開發驗證，由於實作內容豐富，建議修課學生預先具備C語言能力。 ● 指定用書(Text Books) 投影片教材為主 ● 參考書籍(References) 1. Introduction to Hardware Security and Trust (2012, Springer) 2. Hardware Security - A Hands-on Learning Approach (2018, Elsevier) 3. Understanding Cryptography: A Textbook for Students and Practitioners (2010, Springer) ● 教學方式(Teaching Method) 本課程授課方式為投影片授課輔數位電路設計的實作。學生將會了解設計安全晶片應有的概念及考 量，並獨立完成3次實作作業，與1次實作專題報告，其中實作內容含兩部分: 1.數位電路設計(RTL) 2.FPGA的開發與驗證 課程設計著重於學生基礎理論的認知，及設計成果的呈現，訓練學生理論與實作並用，以及口頭報 告能力。 ● 教學進度(Syllabus) Week Course Description Design Lab week1 學期內容介紹、成績評定。 晶片安全介紹 　 week2 硬體安全設計、操作 　 week3 演算法介紹: AES 　 week4 演算法介紹: AES modes and CMAC 　 week5 數位設計 - RTL 語言設計 (Introduction, RTL & test bench語法) week6 演算法介紹: Hash AES week7 數位設計 - RTL 語言設計 (Digital Flow and Combination) week8 演算法介紹: HMAC and SHA3 and more week9 數位設計 - RTL 語言設計 (FSM) (Sequencial Logic) week10 數位設計 - RTL 語言設計 (Test Bench)(FSM) week11 演算法介紹: PKC/RSA week12 演算法介紹: PKC/RSA week13 數位設計 - RTL 語言設計 (Synthesis) week14 FPGA合成與驗證 week15 Entropy Introduction - Static Entropy/Dynamic Entropy week16 抗攻擊設計 from IP to SoC week17 期末報告與討論 week18 期末報告與討論 ● 成績考核(Evaluation) 1.平時表現(5%) 2.作業成績(65%) .AES (shift row/mixcolumn/Sbox) – 15% .AES (Key Expansion) – 20% .AES complete – 30% 3.期末實作專題報告(30%) ● 可連結之網頁位址 相關網頁(Personal Website) About us (PUFsecurity) https://www.pufsecurity.com/about-us/

Timetable

Scores

Average Percentage 87.1

Std. Deviation 8.99

Remarks

Restrictions

限電機系碩士班博士班,電子所碩士班博士班

Compulsory

Elective

Cross Discipline

First Specialization

Second Specialization